RF ADC为什么有如此多不同的电源轨和电源域？

在采样速率和可用带宽方面，当今的射频模数转换器(RF ADC)已有长足的发展。其中还纳入了大量数字处理功能，电源方面的复杂性也有提高。那么，当今的RF ADC为什么有如此多不同的电源轨和电源域？

为了解电源域和电源的增长情况，我们需要追溯ADC的历史脉络。早在ADC不过尔尔的时候，采样速度很慢，大约在数十MHz内，而数字内容很少，几乎不存在。电路的数字部分主要涉及如何将数据传输到数字接收逻辑——专用集成电路(ASI C)或现场可编程门阵列(F PG A)。用于制造这些电路的工艺节点几何尺寸较大，约在180 nm或更大。使用单电压轨(1.8 V )和两个不同的域（AVDD和DVDD，分别用于模拟域和数字域），便可获得足够好的性能。

随着硅处理技术的改进，晶体管的几何尺寸不断减小，意味着每mm2面积上可以容纳更多的晶体管（即特征）。但是，人们仍然希望ADC实现与其前一代器件相同（或更好）的性能。现在，ADC的设计采取了多层面方法，其中：

采样速度和模拟带宽必须得到改善

性能必须与前一代相同或更好

纳入更多片内数字处理功能来辅助数字接收逻辑

下面将进一步讨论上述各方面特性以及它们对芯片设计构成怎样的挑战。

需要高速度

在CMOS技术中，提高速度（带宽）的 普遍方法是让晶体管几何尺寸变小。使用更精细的CMOS晶体管可降低寄生效应，从而有助于提高晶体管的速度。晶体管速度越快，则带宽越宽。数字电路的功耗与开关速度有直接关系，与电源电压则是平方关系，如下式所示：

其中：

P为功耗

CLD 为负载电容

V 为电源电压

fSW 为开关频率

几何尺寸越小，电路设计人员能实现的电路速度就越快，而每MHz每个晶体管的功耗与上一代相同。